3D DRAM成本减半！

文章预览

随着晶体管尺寸缩小，DRAM IC需采用EUV技术，但成本高。三星和SK海力士仅在少数层使用。为降低成本，DRAM制造商将探索三维晶体管和新型结构。SK海力士研究员指出，VCT或3D DRAM可望减半EUV成本，并认为现有EUV对6F^2单元和平面晶体管的优化效果有限。 EUV技术在DRAM制造中的挑战与解决方案 随着晶体管尺寸的持续缩小，DRAM IC（集成电路）制造也面临技术瓶颈。极紫外光刻技术（EUV）成为突破这一瓶颈的关键。 然而，目前三星和SK海力士仅在DRAM的少数几层中使用EUV，成本高昂。为了大幅降低EUV成本，DRAM制造商正探索采用三维晶体管（如垂直通道晶体管VCT）和新的DRAM结构。 SK海力士的研究员指出，这些新技术有望将EUV工艺成本减半。 SK海力士的VCT与4F^2单元设计计划 SK海力士正积极准备将VCT与4F2单元设计相结合，以打造超密集DRAM。这一举措既充满挑战 ………………………………