深度解析高速串行信号的误码测试

文章预览

当前，高速IEEE ETH以太网主流速率已经从10G支持到100G、200G、400G，消费电子类的高速总线USB3/4/PCIE6的信号速率已经覆盖了从2.5G到64Gbps的速率范围，高速FPGA的串行高速接口速率则从8Gbps猛增到28Gbps，DSP和ADC/DAC从3Gbps过度到32Gbps。随着数字电路工作速度的提高，PCB、连接器、背板上信号的传输速率也越来越高，其中串行数据通信在传输中占据主导地位。 高信号完整性对于实现故障安全操作至关重要。要满足高速传输的性能预期，特别是高速接收端的性能， 接收端容限测试至关重要。RX接收端是整个高速链路的最终环节，接收端测试由于在芯片内部，在绝大多数场景无法直接观测信号完整性问题。 本期线上直播研讨会，将深入讲解当前高速信号的发展趋势、挑战及难点，分析高速串行信号传输的原理并讲解如何进行高速串行信号的误码测试，带您全面 ………………………………