专栏名称: EETOP

EETOP电子网(中国电子顶级开发网）是国内最顶级的电子行业工程师社区，涉及：嵌入式、智能硬件、半导体集成电路设计及制造等。为您分享论坛精华内容、行业最新资讯、产品及技术。网址：www.eetop.cn bbs.eetop.cn

我也要提交微信公众号

今天看啥

微信公众号rss订阅, 微信rss, 稳定的RSS源

微信公众号RSS订阅方法

B站投稿RSS订阅方法

雪球动态RSS订阅方法

微博RSS订阅方法

微博搜索关键词订阅方法

豆瓣日记 RSS订阅方法

用Python编写FPGA以太网MAC（附源码下载方式）

EETOP · 公众号 · 硬件 · 2018-07-26 19:38

文章预览

来源：EETOP 作者：ccpp123 前段时间玩Python的时候好奇, 既然Python这么强大, 那么能不能用Python来写Verilog呢？然后就上Bing搜了一下, 发现了MyHDL这个Python的扩展包, 似乎真的可以用Python来写Verilog, 已经有牛人把这个轮子造出来了。 (注：其实EETOP很早已经有人在讨论MyHDL了，感兴趣的可以在论坛里面搜一下，推荐阅读：用Python设计芯片）略作了解后发现, MyHDL 不是高层次综合, 它实际上是用Python的一些功能实现了一个Verilog仿真器, 能对用Python写的仿Verilog语言进行仿真, 并把Python代码翻译成Verilog. 省事的地方在于Python的简洁,以及可以很方便的看波形,还有可以和其它Python代码结合来进行仿真输入和查看仿真结果. 比如写图像处理的模块就很容易把图像输入进行仿真然后查看 ………………………………

原文地址：访问原文地址
快照地址：访问文章快照
总结与预览地址：访问总结与预览

分享到微博