专栏名称: 处芯积律
处芯积律,而后知所至。一个芯片人的技术和行业研究分享。
目录
相关文章推荐
今天看啥  ›  专栏  ›  处芯积律

如何用Verdi查看UVM环境中的变量?

处芯积律  · 公众号  ·  · 2024-05-26 13:33
    

文章预览

我们常用的debug UVM的方法是通过打印log实现。有没有办法像 debug RTL代码一样将 UVM 中变量拉到波形上看呢?答案是有的,下面让我们看看是怎么做到的。 第一步在UVM compile 的选项里面加入 -debug_access+all  第二步在 simulation 选项中加入下面三个选项 -gui=verdi  +UVM_VERDI_TRACE="UVM_AWARE+RAL+HIER+COMPWAVE" +UVM_TR_RECORD 这里 -gui= verdi是启动verdi 和vcs联合仿真。   +UVM_VERDI_TRACE 这里是记录 UVM中 register,component 的波形。 +UVM_TR_RECORD记录 transaction的信息。 我们 编译完之后,然后开始跑仿真。跑仿真的时候会跳出下面verdi的界面。 接下来点击绿色的箭头就可以跑仿真 跑完仿真之后,我们点击Verdi 里面 UVM这个地方,会出现UVM的环境。 下面我们看下 uvm component里面的信息,通过指定一个 component 然后右击 add to waveform 就可以看  component的信息。 Sequence里面的信息怎么看呢 ………………………………

原文地址:访问原文地址
快照地址: 访问文章快照
总结与预览地址:访问总结与预览