50%新型HPC采用多芯片设计

文章预览

本文由半导体产业纵横（ID： I CV IEWS）综合 低延迟互连、制造工艺和设计工具的进步将推动 2.5D 和 3D 设计的普及。 一直以来，芯片制造商都是通过转向更小的工艺节点来实现功耗/性能、功能、外形尺寸和成本目标。然而，因为需要不断提高处理能力，导致SoC的尺寸变得极大——无法在保证合理良率的前提下制造这些产品。这代表市场正式进入了无法仅凭转移到高级节点便可满足目标的阶段。 随着裸晶尺寸接近制造设备的极限点位，将满足计算密集型应用所需的所有逻辑、IO和内存全部封装到一块物理芯片上变得不再经济实惠。因此，芯片设计人员将芯片设计拆分为多个尺寸更小、更容易制造、良率也更高的裸晶。 简而言之，多裸晶设计是将大型设计拆分为多个通常被称为芯粒或晶片的小尺寸裸晶，并将其集成到单个封装中，以获得预期的功耗 ………………………………