FPGA与高速ADC LVDS数据接口设计考虑

文章预览

引言： 本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素，包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点。 1. LVDS简介 1.1 什么是LVDS？ LVDS（低压差分信号）标准是业界流行的差分数据传输标准，它是双线、低摆幅差分信号。其优点包括以下几点： •低电源电压运行 •高速数据传输 •良好的共模噪声抑制 •噪音产生更少 图1：LVDS发送器和接收器 LVDS是在100Ω的受控阻抗介质上进行基带数据传输，其中传输介质可以是PCB走线、背板或电缆。 如图1所示， LVDS输出由约3.5mA的电流源组成，该电流源驱动差分对。LVDS接收器具有高直流输入阻抗，因此， LVDS驱动器的大部分电流流过100Ω的终端电阻器，在接收器输入端产生约350mV的电压。 1.2 LVDS标准 表1所示的ANSI/TIA/EIA-644-A（LVDS）标准定义了LVDS信号。本标准定义了驱动器输出和接收器 ………………………………