Verilog基本电路设计（包括：时钟域同步、无缝切换、 异步FIFO、去抖滤波））

文章预览

Verilog基本电路设计 共包括四部分： 单bit跨时钟域 同步时钟无缝切换 异步FIFO 去抖滤波 Verilog基本电路设计之一: 单bit跨时钟域同步 （帖子链接：bbs.eetop.cn/thread-605419-1-1.html） 看到坛子里不少朋友，对于基本数字电路存在这样那样的疑惑，本人决定开贴，介绍数字电路最常见的模块单元，希望给初学者带来帮助，也欢迎大佬们前来拍砖。如果想要做数字设计，下面这些电路是一定会碰到的，也是所有大型IP，SOC设计必不可少的基础，主要包括异步信号的同步处理，同步FIFO，异步FIFO，时钟无缝切换，信号滤波debounce等等，后面会根据大家反馈情况再介绍新电路。 首先介绍异步信号的跨时钟域同步问题。一般分为单bit的控制信号同步，以及多bit的数据信号同步。多bit的信号同步会使用异步FIFO完成，而单bit的信号同步，又是时钟无缝切 ………………………………