优化C++ 算法：在 Vitis HLS 中实现卓越性能

文章预览

2024年11月28日 上午 10:00 - 11:00 感到项目截止日期的压力吗？ 想快速将验证好的 C++ 算法实现到 FPGA 上？ 借助 AMD Vitis™ Unified IDE 的高阶综合工具HLS，您将大幅提升开发效率。HLS 通过将 C++ 代码转换为高性能逻辑，使复杂算法在 FPGA 上的实现变得轻而易举。 在本次网络研讨会中，我们将 深入探索 Vitis™ Unified IDE的新特性，并展示过滤器和加密模块的实际应用示例。 您将发现如何利用HLS内置的性能分析工具 Code Analyzer，优化 C++ 代码以实现最佳性能。Vitis™ HLS 将为您的高效 FPGA 设计铺平道路。 加 入 我 们 掌握在 FPGA 硬件上编写 C++ 的关键 HLS 技巧与最佳实践！ 了解 Vitis™ HLS 如何将 C++ 轻松转化为硬件设计 理解实现高性能算法的关键考量 见证 Vitis™ HLS Code Analyzer 如何助您分析 C++ 代码 研讨会报名方式 扫描下方二维码 SPEAKER PROFILE Ally Zhou （周丽娜） A ………………………………