专栏名称: 处芯积律
处芯积律,而后知所至。一个芯片人的技术和行业研究分享。
今天看啥  ›  专栏  ›  处芯积律

数字后端工程师遇到的奇葩操作

处芯积律  · 公众号  ·  · 2024-06-06 21:28
    

文章预览

1.你在项目后期辛辛苦苦的修timing,费了好大的力气还是修不干净,又快到项目signoff节点,于是乎你找给sdc的人讨论,问能不能放这些违例,结果他确认后,说这些违例过约了。 2.还有那些special check漏约或者约错的,异步不约搞成同步,muti-cycle,disable等的漏约,这些在timing signoff或者后仿检查出来还好,要是检查不出来…… 3.pr过程中不打电源,把sta跑完了发现timing 问题不大,结果在电源分析的时候,发现分析不到instance IR。 4.有时为了很好的隔离噪声,会做一些ring做隔离,结果ring的电位没接好,测试时发生了latchup。 5.还有一些特殊的信号pin或者电源pin接错或者不接就去流片的,测试成了砖(电源和地接反)或者局部工作不起来。 6.还有一些pin没有按照要求接,比如ndr,加sheilding,或者一定单位内不能放cell,IR不满足(level shift第二电源),测试性能不能 ………………………………

原文地址:访问原文地址
快照地址: 访问文章快照
总结与预览地址:访问总结与预览