不降频，不改PCB，不调电路参数，如何抑制振铃呢？

文章预览

一道问题 文章开头图片中，激励源VG1是2MHz的方波，经过L1和C1，输出端VF2的边沿有明显的振铃。问在此电路基础上，不调激励源频率，不调L和C数值，如何抑制振铃？ 这个问题， 在现实的问题调试中很常见 。我们经常遇到PCB已经做好，板子也贴好，上电测试发现某驱动信号波形很差劲，有明显振铃。怎么办？ ①调整电路参数； -->要改BOM，已贴好的板子都要返工改制； ②增加抑制振铃电路； -->要改PCB，重新打板，浪费时间和钱； ③降频； -->降低激励源频率是常见的SI调试手段，但现实条件未必允许。频率通常是在设计阶段提前规划好，牵一发则动全身。 这些都不行，怎么办呢？今天我们就来一起探讨一下…… 激励源的频谱 前面仿真我们用的激励源是2MHz的方波，上升沿为2ns。我们依然使用TINA-TI进行仿真，选用“示波器”来看激励源的时域信号 ………………………………