0.7nm节点CFET晶体管首次亮相

文章预览

‍ ‍ 集微网·爱集微APP，各大主流应用商店均可下载 比利时微电子研究中心（imec）6月18日公布，该机构在2024年IEEE超大规模集成电路技术研讨会（2024 VLSI）上，首次展示具有堆叠底部和顶部源极/漏极电功能的CMOS CFET互补场效应晶体管元件。虽然这一成果的实现是在两个触点都利用正面光刻技术获得，但imec还展示了将底部触点转移至晶圆背面的可能性——这样可将顶部元件的覆盖率从11%提升至79%。 imec逻辑芯片技术路线图显示，未来将在A7节点（0.7nm）引入CFET晶体管技术。如果辅以先进的布线技术，CFET有望在不降低性能的情况下，将标准单元走线高度从5T降低至4T甚至更低。在集成nMOS和pMOS垂直堆叠结构的不同方法中，单片集成被认为是与现有纳米片工艺流程相比，破坏性最小的方法。 imec首次展示的具有顶部和底部堆叠触点的功能性单片CMOS CFET器 ………………………………