不会还有人不知道这个写Verilog工具吧？

文章预览

传说这个世界上只有代码三种编辑器，Vim、Emacs和其他编辑器。其中，Vim被称作编辑器之神，Emacs被称为神的编辑器。当然，其他编辑器永远只能是其他编辑器。 博主是坚定的Vim党，GVim即Gui Vim。Vim is the best text editor！ 各大编辑器的学习曲线 本文要再次分享的是基于Gvim的开源插件，我愿称之为我见过的最强的GVim上的开源的编写Verilog插件。（定语足够多） autoinst自动例化 支持任意跨文件夹例化，需要在endmodule最后写图示代码标识，路径指定任意位置支持相对路径、绝对路径（注意End后面必须再加一行空行） 支持自动例化`ifdef，支持修改端口例化名后保留不重刷 支持Verilog1995和Verilog2001的端口描述语法，默认是关闭的需要自行配置选项打开 支持例化模块端口修改后，注释哪些被修改，哪些新增 使用方式，光标放在autoinst的位置，在Gvim命令模式，键 ………………………………