多片FPGA原型两种分割方式：RTL级别分割和网表级别分割

文章预览

综合工具的任务是将SoC设计映射到可用的FPGA资源中。自动化程度越高，构建基于FPGA的原型的过程就越容易、越快。 SoC设计到FPGA原型设计的三个“定律”： 法则1： SoC规模一般大于单个FPGA规模（SoC的规模一般比较大） 法则2： SoC速率比FPGA速率更快（FPGA虽快但不及SoC快） 法则3： SoC设计方法和FPGA设计方法是有些不一致的（需要移植） 这些“定律”的会带来如下挑战： a)  设计可能需要分割到多片FPGA系统； b)  该设计可能无法以全SoC速度运行； c)  为了使FPGA就绪，设计可能需要一些代码的返工移植工作。 诚然，这些挑战确实比较大，有时会被打破，例如，一些SoC设计确实只需要一个FPGA来原型，从而打破了第一条法律。然而，这三条定律很好地提醒了使用基于FPGA的原型时需要克服的主要问题，以及为FPGA做好设计准备所需的步骤。 综合方法      ………………………………