小芯片互连UCIe 2.0规范发布

文章预览

日前 UCIe联盟宣布， 发布 UCIe 2.0规范。其增加了对可管理性标准化系统架构的支持，并从整体上解决了SIP生命周期中从排序到现场管理的多个小芯片的可测试性、可管理性和调试（DFx）的设计挑战。 UCIe联盟表示，UCIe 2.0规范导入了可选的可管理性特性和UCIe DFx架构（UDA），其中包括每个芯片内用于测试、遥测和调试功能的管理结构，达到了与供应商无关的芯片互操作性，成为SIP管理和DFx操作提供了灵活统一的方法。 另外，UCIe 2.0规范还支持了3D封装，与2D/2.5D封装相较，可提供更高的带宽密度和更高的能效。同时还针对混合键合进行了优化，具有凸点间距功能，凸点间距可大至 10~25 微米，小至 1 微米或更小，以提供灵活性和可扩展性。 UCIe联盟释出的 UCIe 2.0 规范的要点，首先是为任何具有多个小芯片的系统级封装 （SiP） 结构的可管理性、调试和测 ………………………………