台积电分享 2nm 工艺深入细节：功耗降低 35% 或性能提升15%!

主要观点总结

台积电在IEEE国际电子器件会议（IEDM）上公布了其N2制程的更多细节。新一代工艺节点带来了显著的功耗降低、性能提升和晶体管密度提升。文章详细介绍了N2制程的技术亮点，包括全栅极纳米片晶体管、N2 NanoFlex设计技术协同优化能力，以及其他创新。N2制程还优化了导线和电路，并支持3D堆叠技术。台积电计划于2025年下半年开始量产N2制程。

关键观点总结

关键观点1: 台积电N2制程的技术亮点

包括全栅极纳米片晶体管、N2 NanoFlex设计技术协同优化，显著降低了功耗并提升了性能。

关键观点2: N2制程的晶体管优化

N2制程通过优化片厚、结、掺杂激活和应力工程提高了晶体管驱动电流，降低了有效电容，实现了业界领先的能效。

关键观点3: N2制程的节能优势

与FinFET相比，N2纳米片晶体管在0.5V至0.6V的低电压范围内提供了显著更高的每瓦性能。

关键观点4: N2制程的电路和存储器优化

N2制程优化了导线和电路，并在静态随机存取存储器（SRAM）方面实现了高密度的记录。此外，它还优化了最低运行电压，使SRAM在较低电压下仍能够稳定地进行读写操作。

关键观点5: N2制程的投产时间

台积电计划于2025年下半年开始N2制程技术的量产。

文章预览

台积电在本月早些时候于 IEEE国际电子器件会议（IEDM）上公布了其N2（2nm级）制程的更多细节。该新一代工艺节点承诺实现24%至35%的功耗降低或15%的性能提升（在相同电压下），同时其晶体管密度 是 上一代 3nm制程 的 1.15倍。这些显著优势主要得益于台积电的全栅极（Gate-All-Around, GAA）纳米片晶体管、N2 NanoFlex设计技术协同优化（DTCO）能力，以及IEDM会上详述的其他创新。 全栅极纳米片晶体管允许设计师调整通道宽度，以在性能和功耗效率之间实现平衡。此外，台积电的N2制程引入了N2 NanoFlex DTCO，使设计师能够开发面积最小且功耗效率优化的短单元，或者性能优化的高单元。这项技术还包括六种阈值电压级别（6-Vt），覆盖200mV范围，通过台积电第三代基于偶极子的整合技术实现，涵盖n型和p型偶极子。 N2的技术亮点： N2在工艺和器件层面引入的创新 ………………………………