打破工艺温度壁垒，低热预算实现2D材料硅电路整合

文章预览

文章链接： https://www.nature.com/articles/s41565-023-01375-6             摘要 二维材料因其优异的电学和光学性能被认为是未来电子学的有力候选者。虽然在150毫米或更小直径的晶圆上合成单层二硫化钼(MoS₂)已经取得了令人瞩目的成果，但在200毫米或更大直径晶圆上高质量合成2D材料仍然十分困难。此外，因需要较高的热预算，直接在硅互补金属氧化物半导体（CMOS）电路上生长2D材料以实现后道工艺整合目前还无法实现（硅后道工艺整合的温度上限为400°C）。过高的温度迫使人们使用具有挑战性的转移工艺，这容易引入缺陷并污染2D材料和后道工艺电路。在此，我们 报道了一种低热预算合成方法（生长温度低于300°C，生长时间不超过60分钟），实现了单层MoS₂膜的直接生长，无需转移工艺。 这种方法在硅CMOS电路上实现了单层MoS₂的低温生长。通过设计 ………………………………